由於超大型積體電路技術之突飛猛進，在今日我們已有能力製造出包含數百萬電晶體的微晶片。由於幾乎無法用人工設計的方式來設計如此龐大的晶片，一個新興的電腦輔助設計工業（computer aided design industry）在近幾年來提供了許多軟體工具來幫助設計工程師從事大型晶片的設計。因此，在本門課中，大部分我們所教授的數位設計技術如今以包含在電腦輔助設計工具（CAD tools）之中，如此一來，設計工程師可以專心於產品規格到生產完整的設計流程。

這門課與基本邏輯設計最大的不同點在於：邏輯設計將重點放於gate-level的基本知識，而本門課則是把重點放在RTL（register transfer level），如此使得設計者更加容易去處理更大型的設計。作為computer architecture的先修課程，本門課將使同學們學習如何利用library中現有的小型設計兜出整個系統，而不是從最低層的blocks慢慢兜出來，因為在一般情況下，time-to-market是十分重要的。

Principles of Digital Design(3.2M)

This is a compressed file. Please extract by yourself!

"Principles of Digital Design", Daniel D. Gajski,1997.

實驗一: Gate-array mapping (Due to Thursday,10/29)
Write a program to convert the following boolean function( standard form ) into 3-input NAND gates:
(1) F=wx'y'+w'yz'+xyz+wxy
(2) F=w'y+wz+w'z'
(3) F=wy'z'+wx'y'+w'y+w'x'y'z+wxyz'

Input: a boolean function
Output: a result boolean function using only 3-input NAND gates

And then write a verilog-HDL file to simulate your result.
Please create your test-vectors to verify your result.
I will run other examples to check your program.

If you have any problems, please contact with your TA, peng(TEL:3557)!
Guild: include output format, how to use verilog simulation tool, etc.

實驗二: floating-point adder
Project 2-1 due to 11/30(一)
Project 2-2 due to 12/21(一)
Project 2-3 due to 01/05(二)

講義下載:floating-point number addition
講義下載:verilog

實驗二之三: floating-point adder (part III)
Project 2-3之作業繳交格式及方式

不用做underflow或overflow的exception