 |
劉炯朗
教授兼校長 
專長:
計算機演算法、設計自動化
學歷 : 美國麻省理工學院博士
研究計畫：
|
◆
|
低功率之邏輯設計
|
|
◆
|
深次微米之放置（placement）及繞線（routing）研究
|
|
|
 |
林永隆
教授
專長 : 設計自動化、計算機結構
學歷 : 美國伊利諾大學香檳城校區博士
研究計畫：
|
◆
|
數位訊號處理核心之研發
|
|
◆
|
百萬閘級系統晶片之佈局自動化
|
|
◆
|
網際網路在積體電路設計之應用
|
|
◆
|
系統晶片之整合方法
|
|
|
 |
吳中浩
教授
專長 : 設計自動化、大型積體電路之設計方法
學歷 : 美國加州大學 IRVINE 分校博士
研究計畫：
|
◆ |
單晶片系統以及IP-Reuse設計方法之研發 |
|
◆ |
單晶片系統快速雛形（Rapid-Prototyping）以及以IP為主的系統合成技術之研發
|
|
|
黃婷婷
教授
專長 : 積體電路之設計自動化（VLSI/CAD），含合成（Synthesis）， 現場可程式邏輯陣列
（FPGA），低功率（Low
Power）設計技術等
學歷 : 美國賓州州立大學博士
研究計畫：
|
◆
|
數位訊號處理核心低功率設計方法（Low
Power Design Technology
for DSP Core）
|
|
◆
|
現場可程式陣列（FPGA）之結構（Architecture）及設計輔助軟體（CAD）之研究
|
|
|
張世杰 教授
專長 : VLSI設計和設計自動化
學歷 : 美國加州聖塔芭芭拉大學博士
研究計畫：
|
|
王延基 副教授
專長 : VLSI設計自動化，演算法設計與與分析
學歷 : 美國德州大學奧斯汀分校博士
研究計畫：
|
|
王俊堯 助理教授
專長 : 設計自動化、Interconnect Verification for SoC
學歷 : 台灣國立交通大學博士
研究計畫：
|
